09/530787

526 Rec'd PCT/PTO 0 5 MAY 2000

DIALOG(R) File 347: JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

03840059 **Image available** DATA PROCESSOR

PUB. NO.:

04-205159 [JP 4205159 A] July 27, 1992 (19920727)

PUBLISHED: INVENTOR(s):

YANAGIDA TOMOHIKO KOBAYASHI MASATAKA

KASUGA HIDEO. IDO AKIRA HIRAHATA KENJI KONDO NOBUKAZU KAWASHIMA HIDEYUKI

MATSUDA TOSHIHIKO

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

HITACHI MICRO SOFTWARE SYST CO LTD [491485] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.: FILED:

02-328845 [JP 90328845] November 30, 1990 (19901130)

INTL CLASS:

[5] G06F-013/36; G06F-012/08

JAPIO CLASS:

45.2 (INFORMATION PROCESSING -- Memory Units)

JOURNAL:

Section: P, Section No. 1451, Vol. 16, No. 543, Pg. 113,

November 12, 1992 (19921112)

ABSTRACT

PURPOSE: To simplify logic by providing information for controlling the operation of a data processor and a peripheral device to a memory control part or a table used for address conversion.

CONSTITUTION: When bus access becomes necessary as a result of instruction fetch or execution, an instruction execution part 10 outputs a logical address 11 to the memory control part 20 and also asserts a bus access request 12 to a bus control part 30. The memory control part 20 converts the logical address 11 into a physical address 21 and also outputs a pipeline inhibit bit 22. At this time, the pipeline inhibit bit is cleared and bus access permission 51 with which (logical value '0') NAND logic 50 is outputted is asserted (logical value '1') so as to realize high-speed access to a normal memory space.

⑩ 日本国特許庁(JP)

⑪特許出願公開

平4-205159 ⑫公開特許公報(A)

Sint. Cl. 3

識別記号

庁内整理番号

❸公開 平成4年(1992)7月27日

G 06 F

7052-5B 7232-5B 520 A 7

審査請求 未請求 請求項の数 5 (全5頁)

69発明の名称

データ処理装置

②特 願 平2-328845

願 平2(1990)11月30日 多出

@発 明 \blacksquare

知 彦

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所マイクロエレクトロニクス機器開発研究所内

⑦発 明 小 林 正 隆

神奈川県横浜市戸塚区吉田町292番地 株式会社日立マイ

クロソフトウエアシステムズ内

の出願人 株式会社日立製作所

创出

株式会社日立マイクロ

東京都千代田区神田駿河台 4丁目 6番地

ソフトウエアシステム

神奈川県横浜市戸塚区吉田町292番地

ズ

弁理士 小川 勝男 個代 理 人

外1名

最終頁に続く

1. 発明の名称

データ処理装置

- 2. 特許請求の範囲
 - 1. 命令を実行する命令部とバスを制御するバス 制御部と論理アドレスを物理アドレスに変換す る機構をもつメモリ管理部から成るデータ処理 茲置において、

前記メモリ管理部またはアドレス変換のため に用いるテーブルに、前記データ処理装置の動 作及び周辺装置を制御するための情報を設けた ことを特徴とするデータ処理装置。

2. 請求項1において、前記メモリ管理部であっ て、前記アドレスを物理アドレスに変換するア ドレス変換テーブルと高速なアドレス変換を実 現するためのアドレス変換パッファによりメモ リを管理する前記データ処理装置で、前記アド レス変換テーブルと前記アドレス変換パッファ 上に前記データ処理装置の動作および周辺装置 を制御する情報を格納するピット・フィールド

を設けたデータ処理装置。

- 3. 請求項1において、前記データ処理装置のう ち、バス・サイクルが終了する以前に、次のバ ス・サイクルを開始するパイプライン方式のバ ス・インタフェースをもつデータ処理装置であ って、前記メモリ管理部または前記アドレス変 換テーブルおよび前記アドレス変換パッファに パイプラインによるアクセスを行うか否かのフ ラグを設けたデータ処理装置.
- 4. 彼求項1において、前記データ処理装置のう ち、一回のバス・サイクルで複数のデータを転 送するバースト転送方式のバス・インタフェー スをもつデータ処理装置であって、前記メモリ 管理部または前記アドレス変換テーブルおよび 前記アドレス変換バッファにバースト転送によ るアクセスを行うか否かのフラグを設けたデー 夕处理装置。
- 5. 請求項1において、前記周辺装置をチップ・ セレクト信号により選択し制御するデータ処理 装置であって、前記メモリ管理部または前記ア

ドレス変換テーブルおよび前記アドレス変換バッファに周辺装置の番号及びアクセス時間を格納するピット・フィールドを設け、周辺装置の番号をデコードしてチップ・セレクト信号を生成し、指定されたアクセス時間の長さに調整されたストローブ信号を生成するデータ処理装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、アドレス変換機構をもつデータ処理 数型及びその動作及び周辺数型とのインタフェー スに関する。

[従来の技術]

Intel社製1860^{**}マイクロプロセッサは、周辺装置とのパス・インタフェースをパス・パイプライン方式により行なっている。このプロセッサでは、パス・パイプラインを行うか否かの制御を周辺デバイスからの制御信号で行っていた。これについては、「i860^{**} 64ビット マイクロプロセッサ」に記載されている。

[発明が解決しようとする課題]

すサイクル開始信号と周辺装置からのデータの受信を示す応答信号により動作する。データ処理などなったな情景により動作する。データ処理などなった。 メモリ管理が、または、メモリ管理テーブル上のパス・パイプラインのフラグを判断する。このフラグの内容により、パイラマクセスが可能ならばサイクル開始信号を出力する。

このようにバス・パイプラインのフラグを設けることにより、性能に影響しない周辺装置はバス・パイプラインを行わずにアクセスすることが可能になる。

バースト転送の制御についても問様である。

[实施例]

以下、本発明の一実施例を図面を参照して説明する。

第1回は、バス・パイプライン方式のデータ処理数置について、本発明数置の実現方式の一例を示すものである。回において、10は命令実行部、

上記従来の方式では、データ処理数型に複数の 周辺数型が接続されている場合、周辺数型は自分 へのアクセスであることを確認するために、他の 周辺数型の応答を持ってからデータの出力や格納 を行う必要があった。このため、周辺数型の論理 が複雑になる問題があった。

[課題を解決するための手段]

上記目的を選成するため、本発明ではメモリ・マッピングによりバス・パイプラインを行うか否かを制御することにより、性能に影響しない周辺装置については、バス・パイプラインを意識することなく論理の簡易化を図ることにある。

また、同様にバースト転送を行うか否かの制御 についてもメモリ・マッピングで行うことにより 関辺論理の簡略化が可能となる。

[作用]

本発明におけるデータ処理装置は、命令実行部、 メモリ管理部、バス制御部から構成される。本データ処理装置のバス・インタフェースは、アドレ スなどの制御信号を出力してサイクルの開始を示

2 0 はメモリ管理部、3 0 はバス制御部、4 0 はパイプライン段数カウンタ、5 0 はNAND論理、6 0 はAND論理を示す。

命令契行部10は、命令フェッチまたは実行に よりバス・アクセスが必要になると、メモリ管理 部20に対して無理アドレス11を出力するとと もに、バス制御部30に対してバス・アクセス要 求12をアサートする。メモリ管理部20は、論 理アドレス11を物理アドレス21に変換すると ともにパイプライン・インヒビット・ビット22 を出力する。このとき、通常のメモリ空間へのア クセスでは高速なアクセスを実現するためにパイ プライン・インヒビット・ビットがクリアされて おり (論理値 '0') NAND論理50が出力す るパス・アクセス許可51はアサート(幹理値 '1')される。これによりAND論理60の出力 であるバス・アクセス要求61がアサートされて バス制御部30に入力される。これによりバス制 御部30はサイクル開始信号31をアサートして、 メモリ・コントローラなどの周辺装置にサイクル

の開始を示す。このサイクル開始信号31は、バイブライン段数カウンタにも入力されてカウント低41がインクリメントされる。また、サイクル開始信号31は命令実行部10に送出されてデータ要求11が実行されたことを示す。これにより命令実行部10は、次のアクセスに対するデータ要求11を再アサートすることができる。

バイプライン段数カウンタ40は、バス・アクセスのパイプラインの良数をカウントする。このカウンタのカウント値41は、サイクル開始信号31によりインクリメントされ周辺装置が出力する応答信号32によりデクリメントされる。

次に、メモリ空間へのアクセスをパイプラインにより開始した直後にエノ〇空間へのアクセスが行われる場合を示す。エノ〇空間へのアクセスは、性能に殆んど影響を与えないため、パイプラインによるパス・アクセスを行う必要がない。このためエノ〇空間ではパイプライン・インヒビット・ビット22をアサート(論理値「1」)するようにメモリ管理部20のデータを設定することがで

禁止ビットおよびパースト・イネーブルピットを 設けた場合のアドレス変換の動作を示すものであ る。図において、アドレス変換テーブル70の個 々のエントりは、物理ページ番号 7 1 、パイプラ イン禁止ビット(PIビット)72、バースト・ イーネブルビット (Bビット) 73、有効ビット (Vビット) 74から構成される。物理空間80 はメモリ空間81とI/〇空間82からなり、メ モリ空間はプログラム用のページとデータ用のペ ージに分かれる。バス・インタフェースの一例と してプログラム・ページのデータ転送のみをバー スト転送で行い、I/O空間のデータ転送ではパ イプライン転送を禁止するものとする。この場合、 プログラム・ページでは、PIピットを'0'、 Bビットを '1' とし、データ・ページでは、P Iビットを'O'、Bビットを'O'とする。ま たI/OページではPIビットを'1'、Bビッ トを'O'とすることにより、前述の通り設定を することができる。

第3回は、周辺装置とのインタフェースとして

きる。このときには、パス・アクセス許可 5 1 は すべてのパス・アクセスが終了してパイプライン 段数のカウント値が 'O' になるまでネゲート (論理値 'O') したままでいる。これにより、1 ノO空間へのアクセスでは、パイプラインによる パス・アクセスを抑止できる。

以上の説明では、パイプライン・イン・ビットと2の実現方法については言及の方法につい方法につかった法にがなる。例えば、セグメンテーションアドレスでのが、メモリ管理部とのアドレンを改め、テーブルは、セグメンテーブルにパインをでは、モルデルの変換テーブルにパインででは、モルデルを登り、アドレスでは、アドレスでは、パインとは、パインを投バッファにも反映されていた。と2を対バッファにも反映されていた。

第2回は、データ処理装置内のメモリ管理部が アドレス変換テーブルにより動的アドレス変換を 行う際に、アドレス変換テーブルにパイプライン

チップセレクト信号をアサートすることで周辺装 図の選択を行う場合の本発明の実現方式の一例を 示すものである。図において、10は命令実行部、 20はメモリ管理部、30はバス制御部、90は デコーダ、100,110および120はNAN D論理を示す。命令実行部10はバス制御部30 に対してバス・アクセス要求12をアサートする とともにメモリ管理部20に対して論理アドレス 11を出力する。メモリ督理部20では、アドレ ス変換テーブルなどにより論理アドレス11を物 理アドレス21に変換する。また、メモリ管理部 20、または、メモリ管理部20が管理するアド レス変換テーブルには周辺装置を区別するための デパイス番号23と馬辺装置のアクセス時間24 をメモリ・マップごとに定義することができるよ うになっている。デコード部90はデバイス番号 をデコードした後でバス制御部が出力するストロ ープ・タイミング 3 3 とANDしてそれぞれのデ バイスに対応するチップセレクト信号CSO,C Sil···CSnを出力する。バス制御部30はメモ

リ管理部 2 0 が出力するアクセス時間 2 4 により パルスの長さを調整してリード・ストローブ R D 3 4 またはライト・ストローブ W R 4 2 のいずれ かをアサートする。これにより 周辺装置は、アド レス・デコード回路や応答タイミングを生成する 回路が不要となり、論理が単純になる。

[発明の効果]


本発明によれば、アドレスのマッピングで、バス・パイプラインの制御などデータ装置の動作を 規定できるため、I/Oコントローラなどの性能 に殆んど影響しない周辺装置については、バス・ パイプラインをサポートする必要が無くなるなど 論理の簡略化を図ることができる。


4. 図面の簡単な説明

第1回は本発明の一実施例であるデータ処理装置のブロック回、第2回は第1回のデータ処理装置内のメモリ管理部をアドレス変換テーブルを用いて管理する場合のアドレス変換の動きを示す説明回、第3回はバス・アクセスの際の周辺装置の退択をそれぞれの周辺装置に対応するチップ・セ

レクト倡导で行う場合のデータ処理製道のブロック区である。

- 10…命令实行部
- 20 … メモリ管理部
- 30…バス制御部
- 4 0 …パイプライン段数カウンタ
- 50,100,110,120…NAND論項
- 60 ··· A N D 論理
- 70…アドレス変換テーブル
- 80…物理空間のマッピング
- 90…デコード回路







4170mm 左管住车

第1回

第 2 🖸



第3回



第1頁の続き							
個発	明	者	春	B	8	出	雄
⑦発	明	者	井	戸			明
⑦発	明	者	ग ्	畑		徤	児
⑦発	明	者	近	蓬		伸	和
⑦発	明	者	Щ	島		秀	之
@発	明	者	松	田		敏	彦

神奈川県横浜市戸塚区吉田町292番地 株式会社日立マイクロソフトウエアシステムズ内 神奈川県横浜市戸塚区吉田町292番地 株式会社日立マイクロソフトウエアシステムズ内 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロニクス機器開発研究所内神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロニクス機器開発研究所内神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 愛知県尾張旭市晴丘町池上1番地 株式会社日立製作所担工場内